Demultipleksors ir loģiskā shēma ar vienu datu ieeju, vairākām datu izejām, adreses ieeju un vadības signālu ieejām. Shēma dublē kādā izvēlētā datu izejā kodu, kas padots datu ieejā. Datu izeju izvēlas, padodot attiecīgu kodu adreses ieejā. Var uzskatīt, ka demultipleksors ir slēdzis, kas pieslēdz ieeju vienai izvēlētai izejai. Pretējas darbības ierīce ir multipleksors.[1]

Atsauces labot šo sadaļu

  1. Ziedonis Bunžs. Ciparu elektronika. Rīga : Drukātava, 2011, 180. lpp.